

Y. Bito 11/25/03 Q78644 /of/

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月26日

出 願 番 号 Application Number:

特願2002-342691

[ST. 10/C]:


[J P 2 0 0 2 - 3 4 2 6 9 1]

出 願 人
Applicant(s):

NEC化合物デバイス株式会社

2003年 8月19日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

22610026

【提出日】

平成14年11月26日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/338

H01L 29/812

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753

エヌイーシー化合物デバイス株式会社内

【氏名】

尾藤 康則

【特許出願人】

【識別番号】

302000346

【氏名又は名称】

エヌイーシー化合物デバイス株式会社

【代理人】

【識別番号】

100096105

【弁理士】

【氏名又は名称】

天野 広

【電話番号】

03(5484)2241

【手数料の表示】

【予納台帳番号】

038830

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0204090

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 接合型電界効果トランジスタ及びその製造方法

【特許請求の範囲】

【請求項1】 第1の導電型のキャリアを含有するチャネル層と、

前記チャネル層上に形成され、前記第1の導電型のキャリアを含有するキャップ層と、

前記キャップ層上に形成されたオーミック電極と、

前記チャネル層上に形成されたゲート電極と、

を少なくとも備える電界効果トランジスタにおいて、

前記キャップ層に形成されたリセスの表面に露出した半導体層上において再成 長により形成された再成長半導体層であって、第2の導電型の不純物を含有する 再成長半導体層を有し、

前記ゲート電極は前記再成長半導体層上に形成されていることを特徴とする電 界効果トランジスタ。

【請求項2】 前記リセスの底部はGaAs層であることを特徴とする請求項1に記載の電界効果トランジスタ。

【請求項3】 第1の導電型のキャリアを含有するチャネル層と、

前記チャネル層上に形成され、前記第1の導電型のキャリアを含有するキャップ層と、

前記キャップ層上に形成されたオーミック電極と、

前記チャネル層上に形成されたゲート電極と、

を少なくとも備える電界効果トランジスタにおいて、

前記キャップ層に形成されたリセスの表面に露出した半導体層に第二のリセス が形成されており、

前記半導体層上には、第2の導電型の不純物を含有し、再成長により形成され た再成長半導体層が形成されており、

前記再成長半導体層の一部は前記第二のリセス内に埋め込まれており、

前記ゲート電極は前記再成長半導体層上に形成されていることを特徴とする電 界効果トランジスタ。 【請求項4】 前記第二のリセスの底部はGaAs層であることを特徴とする請求項3に記載の電界効果トランジスタ。

【請求項5】 前記再成長半導体層の一部は前記第二のリセス内に5 n m以上埋め込まれていることを特徴とする請求項3または4に記載の電界効果トランジスタ。

【請求項6】 前記再成長半導体層はGaAs層であることを特徴とする請求項1乃至5の何れか一項に記載の電界効果トランジスタ。

【請求項7】 前記再成長半導体層はAlGaAs層であることを特徴とする請求項1乃至5の何れか一項に記載の電界効果トランジスタ。

【請求項8】 前記再成長半導体層は In Ga P層であることを特徴とする 請求項1乃至5の何れか一項に記載の電界効果トランジスタ。

【請求項9】 前記再成長半導体層は In GaAs 層であることを特徴とする請求項1乃至5の何れか一項に記載の電界効果トランジスタ。

【請求項10】 前記キャップ層はGaAs層であることを特徴とする請求項1万至9の何れか一項に記載の電界効果トランジスタ。

【請求項11】 前記キャップ層の直下にエッチングストッパ層としてA1GaAs層を有していることを特徴とする請求項1乃至10の何れか一項に記載の電界効果トランジスタ。

【請求項12】 前記キャップ層の直下にエッチングストッパ層としてIn GaP層を有していることを特徴とする請求項1乃至10の何れか一項に記載の電界効果トランジスタ。

【請求項13】 第1の導電型のキャリアを含有するキャップ層を最上層に 有する積層体を形成する第一の過程と、

前記キャップ層及びその直下の層を選択的に除去し、リセスを形成する第二の 過程と、

前記リセスを含む全面にゲート酸化膜を形成する第三の過程と、

ゲート電極を形成する開口を前記ゲート酸化膜に形成する第四の過程と、

前記開口内に、第2の導電型のキャリアを含有する半導体層を再成長させる第 五の過程と、



前記キャップ層上にソース電極及びドレイン電極を形成する第七の過程と、 を備える電界効果トランジスタの形成方法。

【請求項14】 第1の導電型のキャリアを含有するキャップ層を最上層に 有する積層体を形成する第一の過程と、

前記キャップ層及びその直下の層を選択的に除去し、リセスを形成する第二の 過程と、

前記リセスを含む全面にゲート酸化膜を形成する第三の過程と、

ゲート電極を形成する開口を前記ゲート酸化膜に形成する第四の過程と、

前記開口に露出している、前記積層体を構成する層を選択的にエッチングする 第五の過程と、

前記開口内に、第2の導電型のキャリアを含有する半導体層を再成長させる第 六の過程と、

前記半導体層上にゲート電極を形成する第七の過程と、

前記キャップ層上にソース電極及びドレイン電極を形成する第八の過程と、 を備える電界効果トランジスタの形成方法。

【請求項15】 前記第五の過程における前記層のエッチングは5 n m以上 行われることを特徴とする請求項14に記載の電界効果トランジスタの形成方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、接合ゲート型電界効果トランジスタ(Junction Gate Field Effect Transistor: J-FET)及びその製造方法に関し、特に、ゲート順方向立ち上がり電圧が高く、オン抵抗が低い接合ゲート型電界効果トランジスタ及びその製造方法に関する。

[0002]

【従来の技術】

携帯電話装置に代表される携帯通信端末における無線信号の送信部に使用され

るパワーアンプ素子は、オン抵抗が低く、かつ、低電圧で動作することが要求される。

[0003]

このようなパワーアンプ素子の一つとしてGaAs電界効果トランジスタがある。

[0004]

図14は、GaAs電界効果トランジスタの一例としてのパワーへテロ接合電 界効果トランジスタの断面図である。

[0005]

図14に示したパワーヘテロ接合電界効果トランジスタは、GaAs基板11 01と、GaAs基板1101上に形成されたアンドープAlGaAsバッファ ー層1102と、アンドープAIGaAsバッファー層1102上に形成された SiドープAlGaAs層1103と、SiドープAlGaAs層1103上に 形成されたアンドープAIGaAs層1104と、アンドープAIGaAs層1 104上に形成されたアンドープInGaAs層1105と、アンドープInG aAs層1105上に形成されたアンドープAIGaAs層1106と、アンド ープAIGaAs層1106上に形成されたSiドープAIGaAs層1107 と、SiドープAlGaAs層1107上に形成されたアンドープAlGaAs 層1108と、アンドープA1GaAs層1108上に形成されたアンドープG aAs層1111と、アンドープGaAs層1111上に部分的に形成されたS iドープAIGaAs層1112と、SiドープAIGaAs層1112上に形 成されたSiドープGaAs層1113と、アンドープGaAs層1111に形 成されたリセス内に部分的に埋め込まれ、アンドープAIGaAs層1108上 に形成されたゲート電極1114と、SiドープGaAs層1113上に形成さ れたソース電極1115及びドレイン電極1116と、から構成されている。

[0006]

図14に示したパワーへテロ接合電界効果トランジスタにおいては、ゲート電極1114はアンドープAIGaAs層1108に接触している。このことと、このパワーへテロ接合電界効果トランジスタのゲート順方向立ち上がり電圧(V

F) が 0. 7 V程度しかないこととに起因して、動作時にゲート電極 1 1 1 4 が 順方向にターンオンしてしまい、ゲート電流が流れ出してしまうという問題があった。

[00007]

そこで、ゲート順方向立ち上がり電圧 (VF) を高めることを目的とした電界 効果トランジスタが提案されている (例えば、非特許文献1参照)。

[8000]

図15はこの電界効果トランジスタの部分的な断面図である。

[0009]

この電界効果トランジスタは、基板(図示せず)と、基板上に形成されたSiドープAIGaAs層1201と、SiドープAIGaAs層1201上に形成されたアンドープInGaAs層1202と、アンドープInGaAs層1202上に形成されたSiドープAIGaAs層1203と、SiドープAIGaAs層1203上に形成されたアンドープAIGaAs層1204と、アンドープAIGaAs層1203上に形成されたアンドープAIGaAs層1204と、アンドープAIGaAs層1204上に部分的に形成されたSiドープGaAs層1205と、SiドープGaAs層1205に形成されたリセス内に形成されたSiO2ゲート酸化膜1206と、SiO2ゲート酸化膜1206に形成されたリセス内に形成されたCドープp+-GaAs層1207と、Cドープp+-GaAs層1207を覆って形成されたゲート電極1208と、SiドープGaAs層1205上に形成されたソース電極1209及びドレイン電極1210と、から構成されている。

[0010]

この電界効果トランジスタにおいては、p型不純物を多量に含有させた半導体層であるCドープp+-GaAs層1207をゲート電極1208の直下に配置し、p+n接合を形成し、チャネル内の電子に対する実効的なショットキー障壁を高めている。この接合ゲート構造により、実効的なショットキー障壁は、p型不純物を含有させた半導体のバンドギャップ程度に高められる。

[0011]

図15に示した電界効果トランジスタにおいては、p+-GaAs層1207



を用いているため、実効的なショットキー障壁は1.4 e Vとなっており、図14に示したパワーへテロ接合電界効果トランジスタにおけるショットキー障壁と比較して、約0.4 V大きくなっている。

[0012]

しかしながら、図15に示した電界効果トランジスタのゲート電流1mA/mmで定義したゲート順方向立ち上がり電圧(VF)は、実効的なショットキー障壁が約0.4 Vも増加しているにもかかわらず、0.9 Vと0.2 Vしか増加しなかった。

[0013]

これは、表面に露出させたアンドープAIGaAs層1204に対して、Cドープ p^+ -GaAs層1207を選択再成長させたためである。

[0014]

アンドープAIGaAs層1204に含まれるアルミニウム(A1)は化学的に活性であるため、表面に露出すると酸素と反応してAI酸化物を形成する。このAI酸化物は除去することが困難であり、そのAI酸化物の上に選択エピタキシャル成長させたCドープ p^+-GaAs 層1207には欠陥が生じて、ゲートリークが発生し、ゲート順方向立ち上がり電圧(VF)が低下した。

[0015]

図15に示した電界効果トランジスタの他に、デバイス作成時にp型不純物を含有した半導体層を再度成長させる代わりに、エピタキシャルウェハを成長する際に、p型不純物を含有した半導体層も同時に成長させたエピタキシャルウェハを用いた接合ゲート型電界効果トランジスタが提案されている(例えば、非特許文献2参照)。

[0016]

図16はこの接合ゲート型電界効果トランジスタの断面図である。

$\{0017\}$

この接合ゲート型電界効果トランジスタは、GaAs基板1301と、GaAs基板1301上に形成されたバッファー層1302と、バッファー層1302 上に形成されたSiドープAlGaAs層1303と、SiドープAlGaAs 層1303上に形成されたアンドープA1GaAs層1304と、アンドープA1GaAs層1304と、アンドープA1GaAs層1305と、アンドープInGaAs層1305と、アンドープInGaAs層1305と、アンドープInGaAs層1305と、アンドープInGaAs層1306と、アンドープA1GaAs層1306上に形成されたSiドープA1GaAs層1307と、SiドープA1GaAs層1307上に形成されたアンドープA1GaAs層1308と、アンドープA1GaAs層1308上に形成されたアンドープGaAs層1309と、アンドープGaAs層1309上に部分的に形成されたCドープp+-GaAs層1311と、Cドープp+-GaAs層1311上に形成されたゲート電極1312と、アンドープGaAs層1309上に形成されたソース電極1313及びドレイン電極1314と、から構成されている。

[0018]

ゲート電極1312の周囲には、ゲート電極1312から一定距離離れて、イオン注入コンタクト領域1310が形成されている。

[0019]

図16に示した接合ゲート型電界効果トランジスタによれば、ゲート順方向立 ち上がり電圧 (VF) は1.12 Vであり、比較的高い値が得られている。

[0020]

【非特許文献1】

1998年、アイ・イー・イー・イー トランザクションズ オン エレクトロン デバイシーズ、第45巻、第6号、1183-1189頁(IEEE transactions on Electron Devices, Vol. 45, No. 6)

[0021]

【非特許文献2】

1998年、イクステンディッド アブストラクト オブ ザ インターナショナル カンファレンス オン ソリッド ステート デバイシーズ アンドマテリアルズ、396-397頁(Extended Abstract of the 1998 International Conference o

n Solid State Devices and Materials, 1998, pp. 396-397)

[0022]

【発明が解決しようとする課題】

しかしながら、図16に示した接合ゲート型電界効果トランジスタ素子には、 オン抵抗が高いという問題があった。

[0023]

これは、n+イオン注入によって形成したコンタクト領域1310のキャリア 濃度を高濃度にすることが困難であり、n型不純物を高濃度に含有させたSiド ープGaAs層1113に対してオーミック電極1115、1116を接触させ ている図14のパワーへテロ接合電界効果トランジスタと比較すると、コンタク ト抵抗が高くなったためである。

[0024]

また、図16に示した接合ゲート型電界効果トランジスタ素子には、ゲート電極1312とイオン注入コンタクト領域1310との間のリセス領域1315のシート抵抗も高いという問題があった。


[0025]

これは、ゲート電極1312の直下の領域以外の領域においてCドープp+-GaAs層1311を除去した後、その除去により生じたリセス部における表面とチャネルとの間の距離が小さく、表面空乏層の影響により、シートキャリア濃度が低下するためである。

[0026]

[0027]

これにより、単位面積当たりのシート抵抗は数千オームにもなるため、接合ゲート型電界効果トランジスタ素子のオン抵抗は高く、3 V程度の低電圧で動作さ



[0028]

以上のように、従来のデバイス構造では、ゲート順方向立ち上がり電圧(VF)が高く、かつ、オン抵抗が低い接合ゲート型電界効果トランジスタを実現することは極めて困難であった。

[0029]

本発明はこのような問題点に鑑みてなされたものであり、ゲート順方向立ち上がり電圧が高く、かつ、オン抵抗が低い接合ゲート型電界効果トランジスタ及び その製造方法を提供することを目的とする。

[0030]

【課題を解決するための手段】


この目的を達成するため、本発明は、第1の導電型のキャリアを含有するチャネル層と、チャネル層上に形成され、第1の導電型のキャリアを含有するキャップ層と、キャップ層上に形成されたオーミック電極と、チャネル層上に形成されたゲート電極と、を少なくとも備える電界効果トランジスタにおいて、キャップ層に形成されたリセスの表面に露出した半導体層上において再成長により形成された再成長半導体層であって、第2の導電型の不純物を含有する再成長半導体層を有し、ゲート電極は再成長半導体層上に形成されていることを特徴とする電界効果トランジスタを提供する。

[0031]

リセスの底部は、例えば、G.a As層であることが望ましい。

[0032]

また、本発明は、第1の導電型のキャリアを含有するチャネル層と、チャネル層上に形成され、第1の導電型のキャリアを含有するキャップ層と、キャップ層上に形成されたオーミック電極と、チャネル層上に形成されたゲート電極と、を少なくとも備える電界効果トランジスタにおいて、キャップ層に形成されたリセスの表面に露出した半導体層に第二のリセスが形成されており、半導体層上には、第2の導電型の不純物を含有し、再成長により形成された再成長半導体層が形



[0033]

第二のリセスの底部は、例えば、GaAs層であることが望ましい。

[0034]

再成長半導体層の一部は第二のリセス内に 5 n m以上埋め込まれていることが 好ましい。

[0035]

再成長半導体層は、例えば、GaAs層、AlGaAs層、InGaP層またはInGaAs層として構成することが可能である。

[0036]

また、キャップ層は、例えば、GaAs層として構成することが可能である。

[0037]

キャップ層の直下には、エッチングストッパ層として、AIGaAs層または InGaP層を配置することができる。

[0038]

本発明は、第1の導電型のキャリアを含有するキャップ層を最上層に有する積層体を形成する第一の過程と、キャップ層及びその直下の層を選択的に除去し、リセスを形成する第二の過程と、リセスを含む全面にゲート酸化膜を形成する第三の過程と、ゲート電極を形成する開口をゲート酸化膜に形成する第四の過程と、開口内に、第2の導電型のキャリアを含有する半導体層を再成長させる第五の過程と、半導体層上にゲート電極を形成する第六の過程と、キャップ層上にソース電極及びドレイン電極を形成する第七の過程と、を備える電界効果トランジスタの形成方法を提供する。

[0039]

さらに、本発明は、第1の導電型のキャリアを含有するキャップ層を最上層に 有する積層体を形成する第一の過程と、キャップ層及びその直下の層を選択的に 除去し、リセスを形成する第二の過程と、リセスを含む全面にゲート酸化膜を形 成する第三の過程と、ゲート電極を形成する開口をゲート酸化膜に形成する第四の過程と、開口に露出している、積層体を構成する層を選択的にエッチングする第五の過程と、開口内に、第2の導電型のキャリアを含有する半導体層を再成長させる第六の過程と、半導体層上にゲート電極を形成する第七の過程と、キャップ層上にソース電極及びドレイン電極を形成する第八の過程と、を備える電界効果トランジスタの形成方法を提供する。

[0040]

第五の過程における層のエッチングは5 nm以上行われることが好ましい。

 $\{0041\}$

【発明の実施の形態】

(第一の実施形態)

図1は、本発明の第一の実施形態に係る接合ゲート型電界効果トランジスタ100の断面図である。

[0042]

本実施形態に係る接合ゲート型電界効果トランジスタ100は、半絶縁性GaAs基板101と、半絶縁性GaAs基板101上に形成されたアンドープA1GaAsバッファー層102と、アンドープA1GaAsバッファー層102上に形成されたSiドープA1GaAs電子供給層103と、SiドープA1GaAs電子供給層103と、SiドープA1GaAs電子供給層103上に形成されたアンドープA1GaAsスペーサ層104と、アンドープA1GaAsスペーサ層104上に形成されたアンドープInGaAsチャネル層105と、アンドープInGaAsチャネル層105上に形成されたアンドープA1GaAsスペーサ層106と、アンドープA1GaAsスペーサ層106上に形成されたSiドープA1GaAs電子供給層107上に形成されたアンドープA1GaAs層108と、アンドープA1GaAs層108と、アンドープGaAs層109上に部分的に形成されたSiドープA1GaAsワイドリセスストッパ層110及びSiドープGaAsワイドリセスストッパ層110及びSiドープGaA

[0043]

本実施形態に係る接合ゲート型電界効果トランジスタ100は、オーミック電極として構成されているソース電極115及びドレイン電極116が接触する半導体キャップ層(SiドープGaAsキャップ層)111を有している。その半導体キャップ層111を部分的に除去することによりワイドリセス部が形成されており、そのワイドリセス部の表面に露出したアンドープGaAs層109上に、絶縁膜をマスクとして選択再成長させたp型不純物を高濃度に含有するCドープp+-GaAs層112を有し、そのCドープp+-GaAs層112上にゲート電極114を有している。

[0044]

図2は、本実施形態に係る接合ゲート型電界効果トランジスタ100の製造方法をその工程順に示すフローチャートである。

[0045]

以下、図2を参照して、接合ゲート型電界効果トランジスタ100の製造方法 を説明する。

[0046]

先ず、図2(a)に示すように、半絶縁性GaAs基板101上に、膜厚500nmのアンドープAlGaAsバッファー層102、3×10¹⁸cm⁻³のSi不純物を添加した膜厚4nmのAlGaAs電子供給層103、膜厚2nmのアンドープAlGaAsスペーサ層104、膜厚15nmのアンドープInGaAsチャネル層105、膜厚2nmのアンドープAlGaAsスペーサ層106、3×10¹⁸cm⁻³のSi不純物を添加した膜厚9nmのAlGaAs電子供給層107、膜厚7nmのアンドープAlGaAs層108、膜厚5nmのアンドープAlGaAs層108、膜厚5nmのアンドー

プGaAs層109、 4×10^{18} c m $^{-3}$ のSi 不純物を添加した膜厚5 n m のA 1 GaAs ワイドリセスストッパ層110、 4×10^{18} c m $^{-3}$ のSi 不純物を添加した膜厚100 n m のSi ドープGaAs キャップ層111を、順次、積層させたウェハを作製する。これらの層は分子線成長法または有機金属気相成長法によりエピタキシャル成長させることにより形成する。

[0047]

次いで、SiドープGaAsキャップ層111上にワイドリセス部が開口したマスク117を形成する。

[0048]

次に、AlGaAsワイドリセスストッパ層110をストッパとして用いて、マスク117を介して、SiドープGaAsキャップ層111を選択的にエッチングし、図2(b)に示すようなワイドリセスを形成する。

[0049]

次いで、図2(c)に示すように、マスク117とA1GaAsワイドリセスストッパ層110とを除去した後、ウェハ全面に SiO_2 ゲート酸化膜113を形成する。

[0050]

次いで、図2 (c) に示すように、S i O_2 ゲート酸化膜1 1 3 の上に、ゲート部が開口したマスク1 1 1 8 を形成する。

[0051]

次いで、図 2 (d) に示すように、マスク 1 1 8 を介して、ゲート開口部分の S i O_2 ゲート酸化膜 1 1 3 をエッチング除去する。

[0052]

次いで、マスク118を除去した後、表面に露出したアンドープGaAs 層109に対して、ゲート部が開口した SiO_2 ゲート酸化膜113をマスクとして、図2(e)に示すように、有機金属気層成長法により、p型不純物であるC(炭素)を 1×10^{20} c m^{-3} 添加した膜厚80 n m のC ドープp + - GaAs 層112を選択エピタキシャル成長させる。

[0053]

次いで、図2 (f) に示すように、再成長させたCドープp+-GaAs層1 12上に、WSiからなるゲート電極114を形成する。

[0054]

次いで、図2(g)に示すように、AuGeを蒸着リフトオフ及び熱処理により合金化し、さらに、パターニングし、ソース電極115及びドレイン電極116を形成する。

[0055]

以上の工程を経て、図1に示した本実施形態に係る接合ゲート型電界効果トランジスタ100が得られる。

[0056]

本実施形態に係る接合ゲート型電界効果トランジスタ100においては、酸化物を形成しやすいA1GaAsストッパ層110を除去してから、アンドープGaAs層109上においてp型不純物を含有したCドープp+-GaAs層112の選択再成長を行っているため、再成長界面における酸化物の形成を抑制することができた。その結果、ゲートリークが低減され、接合ゲート型電界効果トランジスタ100のゲート順方向立ち上がり電圧(VF)としては1.2Vと高い値が得られた。

[0057]

また、n型不純物を高濃度に含有するSiドープGaAsキャップ層111に対して、オーミック電極115、116を接触させているため、オーミック電極115、116とSiドープGaAsキャップ層111との間のコンタクト抵抗が低く、接合ゲート型電界効果トランジスタ100のオン抵抗は2Ωmmと低い値が得られた。

[0058]

(第二の実施形態)

図3は、本発明の第一の実施形態に係る接合ゲート型電界効果トランジスタ2 00の断面図である。

[0059]

本実施形態に係る接合ゲート型電界効果トランジスタ200は、半絶縁性Ga

As基板101と、半絶縁性GaAs基板101上に形成されたアンドープAl GaAsバッファー層102と、アンドープAIGaAsバッファー層102上 に形成されたSiドープAlGaAs電子供給層103と、SiドープAlGa As電子供給層103上に形成されたアンドープAIGaAsスペーサ層104 と、アンドープAIGaAsスペーサ層104上に形成されたアンドープInG aAsチャネル層105と、アンドープInGaAsチャネル層105上に形成 されたアンドープAlGaAsスペーサ層106と、アンドープAlGaAsス ペーサ層106上に形成されたSiドープA1GaAs電子供給層107と、S iドープAlGaAs電子供給層107上に形成されたアンドープAlGaAs 層108と、アンドープAIGaAs層108上に形成されたアンドープGaA s層109と、アンドープGaAs層109上に形成されたアンドープAlGa Asゲートリセスストッパ層201と、アンドープAlGaAsゲートリセスス トッパ層201上に形成されたアンドープGaAs層202と、アンドープGa As層202上に部分的に形成されたSiドープA1GaAsワイドリセススト ッパ層110と、SiドープAIGaAsワイドリセスストッパ層110上に形 成されたSiドープGaAsキャップ層111と、アンドープA1GaAs層2 01とアンドープGaAs層202とに形成されたリセスに一部が埋め込まれ、 SiドープAIGaAsワイドリセスストッパ層110及びSiドープGaAs キャップ層111に形成されたリセス内において、アンドープGaAs層109 上に形成されたCドープp+-GaAs層112と、Cドープp+-GaAs層1 12上に形成されたゲート電極114と、ゲート電極114の周囲に形成された 二酸化シリコン(SiO2)からなるゲート酸化膜113と、SiドープGaA sキャップ層111上に形成されたソース電板115及びドレイン電板116と 、から構成されている。

[0060]

本実施形態に係る接合ゲート型電界効果トランジスタ200は、オーミック電極として構成されているソース電極115及びドレイン電極116が接触する半導体キャップ層(SiドープGaAsキャップ層)111を有している。その半導体キャップ層111を部分的に除去することによりワイドリセス領域119が

形成されており、さらに、そのワイドリセス領域119の表面に露出しているアンドープG a A s 層 2 0 2 と、アンドープA 1 G a A s 層 2 0 1 とをエッチングすることにより、ゲートリセス凹部120が形成されている。このゲートリセス凹部120の底面に露出しているアンドープG a A s 層 1 0 9 上に、ゲート酸化膜113をマスクとして選択再成長させたp型不純物を高濃度に含有するCドープp+-G a A s 層 1 1 2 が形成されている。このCドープp+-G a A s 層 1 1 2 上にゲート電極 1 1 4 が形成されている。

[0061]

図4は、本実施形態に係る接合ゲート型電界効果トランジスタ200の製造方法をその工程順に示すフローチャートである。

 $[0\ 0\ 6\ 2]$

以下、図4を参照して、接合ゲート型電界効果トランジスタ200の製造方法 を説明する。

[0063]

先ず、図4(a)に示すように、半絶縁性GaAs基板101上に、膜厚500mmのアンドープA1GaAsバッファー層102、3×10¹⁸cm⁻³のSi不純物を添加した膜厚4mmのA1GaAs電子供給層103、膜厚2mmのアンドープA1GaAsスペーサ層104、膜厚15mmのアンドープInGaAsチャネル層105、膜厚2mmのアンドープA1GaAsスペーサ層106、3×10¹⁸cm⁻³のSi不純物を添加した膜厚9mmのA1GaAs電子供給層107、膜厚7mmのアンドープA1GaAs層108、膜厚5mmのアンドープA1GaAsゲートリセスストッパ層201、膜厚15mmのアンドープGaAs層202、4×10¹⁸cm⁻³のSi不純物を添加した膜厚100mmのSiドープGaAsキャップ層111を、順次、積層させたウェハを作製する。これらの層は分子線成長法または有機金属気相成長法によりエピタキシャル成長させることにより形成する。

[0064]

次いで、SiドープGaAsキャップ層111上にワイドリセス領域119に対応する部分が開口したマスク117を形成する。

[0065]

次に、AlGaAsワイドリセスストッパ層110をストッパとして用いて、マスク117を介して、SiドープGaAsキャップ層111を選択的にエッチングし、図4(b)に示すようなワイドリセス領域119を形成する。

[0066]

次いで、図4(c)に示すように、マスク117とAlGaAsワイドリセスストッパ層110とを除去した後、ウェハ全面に SiO_2 ゲート酸化膜113を形成する。

[0067]

次いで、図4 (c) に示すように、 SiO_2 ゲート酸化膜113の上に、ゲートリセス凹部120に対応する部分が開口したマスク118を形成する。

[0068]

次いで、図4 (d) に示すように、マスク118を介して、ゲートリセス凹部120に対応する部分のSiO2ゲート酸化膜113をエッチング除去する。

[0069]

次いで、マスク118を除去した後、アンドープAlGaAsゲートリセスストッパ層201をストッパ層として用いて、SiO2ゲート酸化膜113の開口部に露出しているアンドープGaAs層202及びアンドープAlGaAsゲートリセスストッパ層201を選択的にエッチングする。

[0070]

次いで、レジスト剥離処理及び水洗処理を行うことにより、AIGaAsワイドリセスストッパ層110を除去し、図4(e)に示すように、アンドープGaAs層109をゲートリセス凹部120の底面に露出させる。

[0071]

次いで、ゲートリセス凹部120の底面に露出したアンドープGaAs層109に対して、ゲートリセス凹部120に対応する部分が開口したSiO2ゲート酸化膜113をマスクとして、図4(f)に示すように、有機金属気層成長法に



より、p型不純物であるC(炭素)を $1 \times 10^{20} \, c \, m^{-3}$ 添加した膜厚 $80 \, n \, m$ の Cドープ $p^{+-}G$ a A s 層 1 1 2 を選択エピタキシャル成長させる。

[0072]

次いで、図4 (g) に示すように、再成長させたCドープp+-GaAs層1 12上に、WSiからなるゲート電極114を形成する。

[0073]

次いで、図4 (h) に示すように、AuGeを蒸着リフトオフ及び熱処理により合金化し、さらに、パターニングし、ソース電極115及びドレイン電極116を形成する。

[0074]

以上の工程を経て、一部が半導体表面に埋め込まれたCドープp+-GaAs 層112を有する、図3に示した本実施形態に係る接合ゲート型電界効果トラン ジスタ200が得られる。

[0075]


本実施形態に係る接合ゲート型電界効果トランジスタ200においては、酸化物を形成しやすいAIGaAsストッパ層110を除去してから、アンドープGaAs層109上においてp型不純物を含有したCドープp+-GaAs層112の選択再成長を行っているため、再成長界面における酸化物の形成を抑制することができた。その結果、ゲートリークが低減され、接合ゲート型電界効果トランジスタ200のゲート順方向立ち上がり電圧(VF)としては1.2Vと高い値が得られた。

[0076]

また、n型不純物を高濃度に含有するSiドープGaAsキャップ層111に対して、オーミック電極115、116を接触させているため、オーミック電極115、116とSiドープGaAsキャップ層111との間のコンタクト抵抗が低い。

$\{0077\}$

さらに、p型不純物を含有するCドープp+-GaAs層112をゲートリセス 凹部120の中に部分的に埋め込んで選択再成長させているため、ワイドリセス



[0078]

これは、ゲート電極114の横のワイドリセス領域119における半導体層の表面とチャネル層との間の距離を大きく取ることができ、キャリアを枯渇させる原因となる表面空乏層の影響が低減されることにより、ゲート電極114の横のワイドリセス領域119のチャネル層内に蓄積されるキャリアの濃度が増加したためである。

[0079]

図5は、正のしきい値電圧を有するトランジスタ素子(しきい値電圧=0.3 V)において、Cドープ p^+ -GaAs層112のゲートリセス凹部120への埋め込み量を変えた場合のワイドリセス領域119におけるシートキャリア濃度の変化を示すグラフである。

[0080]

埋め込み量を5 n m以上とすることにより、チャネル内のシートキャリア濃度は 1×1 0 12 c m -2以下となり、単位面積当たりのシート抵抗は1 0 0 0 Ω 以下に低減される。

[0081]

[0082]

以上の結果、ソース電極115とドレイン電極116との間の抵抗であるオン抵抗は 3.5Ω mmから 1.6Ω mmまで低減されるとともに、相互コンダクタンス(gm)は、310mS/mmから470mS/mmと大きく増加した。

[0083]

本実施形態に係る接合ゲート型電界効果トランジスタ200によれば、次のような効果を得ることができる。

[0084]

酸化物を形成しやすいAIGaAsストッパ層110を除去してから、アンド



ープG a A s 層 1 0 9 上において p 型不純物を含有したCドープ p +- G a A s 層 1 1 2 の選択再成長を行っているため、再成長界面における酸化物の形成を抑制することができた。その結果、ゲートリークが低減され、接合ゲート型電界効果トランジスタ 2 0 0 のゲート順方向立ち上がり電圧 (VF) としては高い値が得られた。

[0085]

また、n型不純物を高濃度に含有するSiドープGaAsキャップ層111に対して、オーミック電極115、116を接触させているため、オーミック電極115、116とSiドープGaAsキャップ層111との間のコンタクト抵抗を低減することができた。

[0086]

さらに、p型不純物を含有したCドープp+-GaAs層112をゲートリセス凹部120に埋め込んで再成長させるため、ゲート電極114の横のワイドリセス領域119における半導体表面とチャネル層との間の距離を大きくとることが可能になり、表面空乏層の影響を抑制し、チャネル層内のキャリア濃度を高めることができる。

[0087]

その結果として、接合ゲート型電界効果トランジスタ200のオン抵抗は低減された。

[0088]

また、相互コンダクタンス(gm)も増加した。

[0089]

(第三の実施形態)

図1に示した第一の実施形態に係る接合ゲート型電界効果トランジスタ100においては、SiドープAlGaAsワイドリセスストッパ層110をストッパ層として用いたが、GaAsに対してエッチングストッパ層としてInGaP層を適用することも可能である。

[0090]

図6は、第三の実施形態に係る接合ゲート型電界効果トランジスタ300の断

面図である。

[0091]

本実施形態に係る接合ゲート型電界効果トランジスタ300は、第一の実施形態に係る接合ゲート型電界効果トランジスタ100におけるSiドープAlGaAsワイドリセスストッパ層110に代えて、SiドープInGaP層310を有している。SiドープAlGaAsワイドリセスストッパ層110に代えてSiドープInGaP層310を有している点を除いて、本実施形態に係る接合ゲート型電界効果トランジスタ300は第一の実施形態に係る接合ゲート型電界効果トランジスタ100と同一の構造を有している。

[0092]

本実施形態に係る接合ゲート型電界効果トランジスタ300によっても、同様に、オン抵抗を低く、かつ、ゲート順方向立ち上がり電圧(VF)を高くすることができる。

[0093]

具体的には、本実施形態に係る接合ゲート型電界効果トランジスタ300によって、 2Ω mmのオン抵抗と1.2Vのゲート順方向立ち上がり電圧(VF)を得た。

[0094]

(第四の実施形態)

図7は、第四の実施形態に係る接合ゲート型電界効果トランジスタ400の断面図である。

[0095]

図6に示した第三の実施形態に係る接合ゲート型電界効果トランジスタ300においては、SiドープInGaP層310にはゲート電極114の周囲において、Cドープp+-GaAs層112よりもサイズが大きい幅広のワイドリセスが形成されているが、本実施形態に係る接合ゲート型電界効果トランジスタ400においては、SiドープInGaP層310にはCドープp+-GaAs層112と同一サイズのゲートリセスが形成されており、Cドープp+-GaAs層112はこのゲートリセスに埋め込まれるようにして形成されている。

[0096]

本実施形態に係る接合ゲート型電界効果トランジスタ400によっても、第三の実施形態に係る接合ゲート型電界効果トランジスタ300と同様に、オン抵抗を低く、かつ、ゲート順方向立ち上がり電圧(VF)を高くすることができる。

[0097]

このように、Cドープp+-GaAs層112に形成するリセスのサイズにかかわらず、同様の効果を得ることができる。

[0098]

(第五の実施形態)

接合ゲート型電界効果トランジスタにおけるチャネル構造は図1及び図3に示した第一及び第二の実施形態におけるチャネル構造に限定されるものではなく、第一及び第二の実施形態におけるチャネル構造以外のチャネル構造を採用することも可能である。

[0099]


図8は、第五の実施形態に係る接合ゲート型電界効果トランジスタ500の断面図である。

[0100]

本実施形態に係る接合ゲート型電界効果トランジスタ500においては、図3に示した第二の実施形態に係る接合ゲート型電界効果トランジスタ200におけるSiドープA1GaAs電子供給層103、アンドープA1GaAsスペーサ層104、アンドープInGaAsチャネル層105、アンドープA1GaAsスペーサ層104、アンドープA1GaAs電子供給層107及びアンドープA1GaAs層108に代えて、SiドープGaAsチャネル層502及びSiドープA1GaAs層503を備えており、このSiドープA1GaAs層503/SiドープGaAsチャネル層502の構造上にCドープp+-GaAs層112が形成されている。

[0101]

本実施形態に係る接合ゲート型電界効果トランジスタ500によっても、第二 の実施形態に係る接合ゲート型電界効果トランジスタ200と同様の効果を得る



(0 1 0 2)

(第六の実施形態)

図9は、第六の実施形態に係る接合ゲート型電界効果トランジスタ600の断面図である。

 $\{0103\}$

図3に示した第二の実施形態に係る接合ゲート型電界効果トランジスタ200においては、Cドープp+-GaAs層112を再成長させたが、本実施形態に係る接合ゲート型電界効果トランジスタ600においては、Cドープp+-GaAs層112を再成長させる代わりに、Cドープp+-AlGaAs612を再成長させている。Cドープp+-GaAs層112に代えてCドープp+-AlGaAs612を再成長させている。Cドープp+-GaAs層112に代えてCドープp+-AlGaAs612を再成長させる点を除いて、本実施形態に係る接合ゲート型電界効果トランジスタ600は第二の実施形態に係る接合ゲート型電界効果トランジスタ200と同一の構造を有している。

 $\{0104\}$

AlGaAsはGaAsよりもバンドギャップが約0.3 e V大きく、実効的なショットキー障壁は1.7 e Vとなる。このため、本実施形態に係る接合ゲート型電界効果トランジスタ600においては、ゲート順方向立ち上がり電圧(VF)=1.5 Vと高い値が得られた。

[0105]

さらに、オーミック電極115、116のコンタクト部やSiドープGaAs キャップ層111のリセス部分の変更はないため、オン抵抗は1.6Ωmmと低い

[0106]

(第七の実施形態)

図10は、第七の実施形態に係る接合ゲート型電界効果トランジスタ700の 断面図である。

[0107]

図3に示した第二の実施形態に係る接合ゲート型電界効果トランジスタ200

においては、Cドープp+-GaAs層112を再成長させたが、本実施形態に係る接合ゲート型電界効果トランジスタ700においては、Cドープp+-GaAs層112を再成長させる代わりに、Cドープp+-InGaP層712を再成長させている。Cドープp+-GaAs層112に代えてCドープp+-InGaP層712を再成長させている。Cドープp+-GaAs層112に代えてCドープp+-InGaP層712を再成長させる点を除いて、本実施形態に係る接合ゲート型電界効果トランジスタ700は第二の実施形態に係る接合ゲート型電界効果トランジスタ200と同一の構造を有している。

[0108]

InGaPはGaAsよりもバンドギャップが大きく、従って、実効的なショットキー障壁も高い。このため、本実施形態に係る接合ゲート型電界効果トランジスタ700によれば、ゲート順方向立ち上がり電圧(VF)=1.5 Vを高くすることができる。

[0109]

さらに、オーミック電極115、116のコンタクト部やSiドープGaAs キャップ層111のリセス部分の変更はないため、オン抵抗が上昇することはない。

[0110]

(第八の実施形態)

図11は、第八の実施形態に係る接合ゲート型電界効果トランジスタ800の 断面図である。

[0111]

図3に示した第二の実施形態に係る接合ゲート型電界効果トランジスタ200においては、アンドープGaAs層109上にCドープp+-GaAs層112を再成長させたが、本実施形態に係る接合ゲート型電界効果トランジスタ800においては、アンドープGaAs層109に代えて、SiドープGaAs層809上にCドープp+-GaAs層112を再成長させている。アンドープGaAs層109に代えてSiドープGaAs層809上にCドープp+-GaAs層112を再成長させている。アンドープGaAs層109に代えてSiドープGaAs層809を用いる点を除いて、本実施形態に係る接合ゲート型電界効果トランジスタ800は第二の実施形態に係る接合ゲート型電界効果トランジスタ200と同一の構造を有している。



本実施形態に係る接合ゲート型電界効果トランジスタ800においては、GaAs層809にn型不純物であるSiを 5×10^{17} cm $^{-3}$ 添加している。

[0113]

[0114]

また、GaAs 層 809 にSi その他のn 型不純物を添加することにより、オーミック電極 115、116 からチャネル層へのコンタクト抵抗が低減された。その結果、オン抵抗は0.10 mm低下して、1.90 mmを得た。

[0115]

このように、アンドープG a A s 層 1 0 9 に代えて、n型不純物を含有させた 半導体層を形成することによっても、第二の実施形態に係る接合ゲート型電界効 果トランジスタ 2 0 0 と同一の、または、それ以上の効果を得ることができる。

[0116]

(第九の実施形態)

図12は、第九の実施形態に係る接合ゲート型電界効果トランジスタ900の断面図である。

[0117]

本実施形態に係る接合ゲート型電界効果トランジスタ900は、図3に示した 第二の実施形態に係る接合ゲート型電界効果トランジスタ200におけるアンド ープAIGaAs層201に代えて、SiドープAIGaAs層901を備えて いる。この点以外の構造は、第二の実施形態に係る接合ゲート型電界効果トラン ジスタ200と同様である。

[0118]

本実施形態に係る接合ゲート型電界効果トランジスタ900においては、ゲートリセスを形成する際のストッパ層として、n型不純物をドーピングしたSiドープAIGaAs層901を用いている。再成長させたCドープp+-GaAs



層 1 1 2 により実効的なショットキーは高められているため、ゲート順方向立ち上がり電圧 (VF) は劣化することなく、ゲート順方向立ち上がり電圧 (VF) =1. 2 Vを得た。

[0119]

また、 $A \ 1 \ G \ a \ A \ s \ B \ 9 \ 0 \ 1 \ c \ n$ 型不純物を添加することにより、オーミック電極 $1 \ 1 \ 5 \$ 、 $1 \ 1 \ 6$ からチャネル層へのコンタクト抵抗が低減された。その結果、オン抵抗は $0 \ . \ 1 \ \Omega \ mm$ 低下して $1 \ . \ 9 \ \Omega \ mm$ を得た。

[0120]

(第十の実施形態)

図13は、第十の実施形態に係る接合ゲート型電界効果トランジスタ1000の断面図である。

[0121]

本実施形態に係る接合ゲート型電界効果トランジスタ1000は、図3に示した第二の実施形態に係る接合ゲート型電界効果トランジスタ200におけるA1GaAsワイドリセスストッパ層110及びSiドープGaAsキャップ層111に代えて、SiドープInGaP層1001、SiドープIn $_{\mathbf{x}}$ Ga $_{(1-\mathbf{x})}$ As層1002(0 $_{\mathbf{x}}$ $_{\mathbf{x}}$ 0、5)及びSiドープIn $_{\mathbf{0}.5}$ Ga $_{\mathbf{0}.5}$ As層1003を備えている。この点以外の構造は、第二の実施形態に係る接合ゲート型電界効果トランジスタ200と同様である。

 $[0 \ 1 \ 2 \ 2]$

第一乃至第九の実施形態においては、キャップ層111としてSiドープGaAs層を用いているが、SiドープGaAs層に代えて、本実施形態のように、SiドープInGaAs層を用いても、同様の効果を得ることができる。

[0123]

本実施形態においては、n型不純物である $Sie2 \times 10^{19} cm^{-3}$ 添加したInGaAs キャップ層 1002、1003 を用いている。

[0124]

InGaAsはGaAsに対して、格子整合しないため、In組成を0から0.5まで変化させている。

[0125]

また、本実施形態においては、InGaAs、GaAsに対して選択エッチングストッパとして機能し得るSiドープInGaP層1001をストッパ層として用いている。

[0126]

InGaAsとオーミック電極115、116との間のコンタクト抵抗は小さいため、本実施形態に係る接合ゲート型電界効果トランジスタ1000のオン抵抗は第二の実施形態と比較して、 0.1Ω mm低下して、 1.5Ω mmを得た。

[0127]

また、以上の実施例では、p型不純物としてCを用いているが、他のp型不純物、例えばMgやZnなどを用いても同様の効果がある。

[0128]

[0129]

また、以上の第一乃至第十の実施形態においては、チャネル層にn型キャリアが蓄積し、再成長半導体層 1 1 2 は p型不純物を添加した構成としているが、それとは逆に、チャネル層にn型キャリアが蓄積し、再成長半導体層 1 1 2 に n型不純物を添加した構成を用いても同様の効果がある。

[0130]

【発明の効果】

以上のように、本発明によれば、酸化物を形成しやすいストッパ層を除去してから、キャップ層に形成されたリセスの表面に露出した半導体層上に、第2の導電型の不純物を含有する半導体層の選択再成長を行っている。このため、再成長界面における酸化物の形成を抑制することができる。この結果、ゲートリークが低減され、ゲート順方向立ち上がり電圧(VF)を高くすることができる。

[0131]

また、第1導電型の不純物を含有するキャップ層に対して、オーミック電極を接触させているため、オーミック電極とキャップ層との間のコンタクト抵抗が低くなり、オン抵抗を低くすることができる。

【図面の簡単な説明】

【図1】

本発明の第一の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図2】

第一の実施形態に係る接合ゲート型電界効果トランジスタの製造方法をその工程順に示すフローチャートである。

【図3】

本発明の第二の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図4】

第二の実施形態に係る接合ゲート型電界効果トランジスタの製造方法をその工程順に示すフローチャートである。

【図5】

半導体層の埋め込み量に対するシートキャリア濃度及びリセス部シート抵抗の 変化を示すグラフである。

【図6】

本発明の第三の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図7】

本発明の第四の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図8】

本発明の第五の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図9】

本発明の第六の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図10】

本発明の第七の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図11】

本発明の第八の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図12】

本発明の第九の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図13】

本発明の第十の実施形態に係る接合ゲート型電界効果トランジスタの断面図である。

【図14】

従来の接合ゲート型電界効果トランジスタの一例の断面図である。

【図15】

従来の接合ゲート型電界効果トランジスタの一例の断面図である。

【図16】

従来の接合ゲート型電界効果トランジスタの一例の断面図である。

【符号の説明】


- 100 第一の実施形態に係る接合ゲート型電界効果トランジスタ
- 101 半絶縁性GaAs基板
- 102 アンドープAIGaAsバッファー層
- 103 SiドープAlGaAs電子供給層
- 104 アンドープAIGaAsスペーサ層
- 105 アンドープInGaAsチャネル層
- 106 アンドープAIGaAsスペーサ層
- 107 SiドープAIGaAs電子供給層

- 108 アンドープAIGaAs層
- 109 アンドープGaAs層
- 110 SiドープAIGaAsワイドリセスストッパ層
- 111 SiドープGaAsキャップ層
- 112 Cドープp+-GaAs層
- 113 ゲート酸化膜
- 114 ゲート電極
- 115 ソース電極
- 116 ドレイン電極
- 200 第二の実施形態に係る接合ゲート型電界効果トランジスタ
- 201 アンドープAIGaAs層
- 202 アンドープGaAs層
- 119 ワイドリセス領域
- 120 ゲートリセス凹部
- 300 第三の実施形態に係る接合ゲート型電界効果トランジスタ
- 310 SiドープInGaP層
- 400 第四の実施形態に係る接合ゲート型電界効果トランジスタ
- 500 第五の実施形態に係る接合ゲート型電界効果トランジスタ
- **502** SiドープGaAsチャネル層
- 503 SiドープAlGaAs層
- 600 第六の実施形態に係る接合ゲート型電界効果トランジスタ
- 612 Cドープp+-AlGaAs
- 700 第七の実施形態に係る接合ゲート型電界効果トランジスタ
- 712 Cドープp+-InGaP層
- 800 第八の実施形態に係る接合ゲート型電界効果トランジスタ
- 809 SiドープGaAs層
- 900 第九の実施形態に係る接合ゲート型電界効果トランジスタ
- 901 SiドープAlGaAs層
- 1000 第十の実施形態に係る接合ゲート型電界効果トランジスタ


- 1001 SiドープInGaP層
- $1\ 0\ 0\ 2$ Siドープ $I\ n_{x}G\ a\ (1-x)$ As層
- 1003 SiドープIn_{0.5}Ga_{0.5}As層


【書類名】 図面


【図1】




【図2】











【図3】


200




【図4】




【図5】




【図6】



【図7】




[図8]




[図9]


600




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】



【図16】



【書類名】 要約書

【要約】

【課題】接合ゲート型電界効果トランジスタにおいてゲート順方向立ち上がり電 圧を高く、かつ、オン抵抗を低くする。

【解決手段】キャップ層111に形成されたリセスの表面に露出した半導体層109上において、再成長により再成長半導体層112を形成する。チャネル層107は第1の導電型の不純物を含有し、再成長半導体層112は第2の導電型の不純物を含有している。

【選択図】 図1

特願2002-342691

出願人履歴情報

識別番号

[302000346]

1. 変更年月日 [変更理由] 2001年12月25日

住 所

新規登録

氏 名

神奈川県川崎市中原区下沼部1753 エヌイーシー化合物デバイス株式会社

2. 変更年月日

2002年12月25日

[変更理由]

名称変更

住 所 氏 名 神奈川県川崎市中原区下沼部1753

NEC化合物デバイス株式会社